Sneak peak: chips voor de toekomst

Een van de eerste indrukken die kuhn kreeg bij het bezoeken van de IEDM is dat vooral Intel wordt beschouwd als het bedrijf dat moet worden ‘verslagen’. Dat was vooral duidelijk in sessie 9 (Circuit and Device Interaction – Advanced CMOS Technology Platforms) waar de grootste spelers in de industrie hun specificaties niet alleen afzetten tegen die van Intel, maar ze ook nog grafisch presenteerden op een manier die al bekend was van Intel. Medewerkers van Intel waren daar stiekem wel een beetje trots op: ‘imitatie is het mooiste compliment dat je kunt krijgen’.  In patentzaken denken hun juristen daar waarschijnlijk anders over…

"Een mooi voorbeeld was de bijdrage van TSMC over een 16 nm FinFET, die werd gebenchmarkt (grafiek voor grafiek) ten opzichte van onze 22 nm technologie (VLSI 2012, Chris Auth, et al. en IEDM 2012, Chia-Hong Jan, et al.)", schrijft Intel-researcher Kelin Kuhn in zijn blog over de IEDM.

Component en circuit

Ook fascinerend vond Kuhn de toenemende nadruk op onderdelen van een systeem buiten de component zelf. Intel kreeg bijvoorbeeld veel waardering voor een paper van Eric Wang over een capacitor-over-bitline eDRAM, uitgevoerd in 22 nm Trigate-technologie. Wang richtte zich nadrukkelijk op de interactie tussen de component en het omringende circuit, waarbij hij aantoonde dat toepassing van ruisreductietechnieken en zorgvuldige co-optimalisering van component en ontwerp meer dan 100 μs retentietijd kan opleveren in een Gbit eDRAM bij 95 °C.

 

De interactie tussen component en circuit was ook het onderwerp van de presentatie van Greg Taylor van Intel in de sessie ‘Circuit and Device Interaction – Analog and Mixed Signal Circuit/Device Interactions’. Taylor besprak  de uitdagingen bij het combineren van analoge en mixed signal circuits in procestechnologieën die zijn geoptimaliseerd voor logica. Hij wilde duidelijk maken dat het belangrijk is om zoveel mogelijk van het circuit in het logicadomein te laten plaatsvinden en alleen ontwikkelenergie te steken in die componenten en  circuits die niet in logica kunnen worden uitgevoerd.

Toekomst

Intel was dit jaar sterk aanwezig op het gebied van toekomstige componenten, met twee presentaties over tunnel-FET’s en een presentatie over fundamenteel onderzoek voor GaN-componenten. TFET’s zijn elektronicacomponenten die werken op basis van tunneling door de source-drain energiebarrière – in plaats van eroverheen te springen zoals in een conventionele CMOS component. Door de tunneling hebben ze een betere sub-threshold helling dan MOS en daardoor kunnen ze betere prestaties leveren bij lage energie. Intel had dit jaar twee TFET-papers, een in de sessie ‘Nano Device Technology – Steep Slope Devices’, en een in de sessie ‘Circuit and Device Interaction – Circuit/Device Variability and Reliability’. In de ene sessie introduceerden Uygar Avci en Ian Young een innovatieve nieuwe component (de zogeheten resonant tunnel FET) die een smalle driehoekige potentiaalput creëert aan de sourcekant van de heterojunctie, met discrete resonantie-energieniveaus. Als deze resonante niveaus zo kunnen worden ontworpen dat zijn passen bij de valentieband van de source als de component in de aan-toestand staat, kan een significant steilere subtreshold-helling worden verkregen.

In de andere sessie besprak Avci de impact van variaties op TFET componenten in vergelijking met conventionele MOS componenten. Daarbij voorziet hij een energiebesparing van gemiddeld 64% ten opzicht van Si CMOS bij een gate-lengte van 13 nm.

 

Negatieve capaciteit

Kuhn: "Het komt in onze business maar zelden voor dat een complete nieuwe fysica kan worden gepresenteerd aan de transistor-community. Maar dit jaar hadden we succes met een paper van Han Then waarin hij de observatie van een ‘negatief capaciteitseffect’ besprak in een AlInN/AlN/GaN MOS-HEMT. Hij wees erop dat nagatieve-capaciteitseffecten (interessant omdat ze resulteren in verbeterde subtreshold-prestaties, vergelijkbaar met een TFET) theoretisch zijn voorspeld, maar niet in het GaN-systeem en niet met de nu gebruikte fysica. Je kunt je voorstellen  dat er na deze presentatie een lange reeks kritische vragen werd gesteld. Verschillende fysici waren het oneens met de interpretatie,  maar tegelijkertijd onder de indruk en geïntrigeerd door de data."

Kleiner dan 14 nm

Kuhn noemt ook de paneldiscussies en dan vooral het panel dat werd voorgezeten door Intel’s Kevin Zhang. Titel van de discussie was "Will voltage scaling in CMOS technology continue beyond the 14 nm generation?" en Kuhn  was zelf een van de panelleden. De discussie werd geopend met het dramatische voostel van Tak Ning (IBM) om terug te keren naar bipolair. Kunh zelf kwam met de minder dramatische, maar zeker meer praktische observatie dat samenwerking tussen ontwikkelaars en procestechnologen de sleutel is tot het verkleinen van CMOS tot minder dan 14 nm. 

Jeff Welser van IBM leidde een sessie met als titel "Is there life beyond conventional CMOS". In deze sessie stelden de panelleden dat componenten met steile helling (tunneling FET, ferro-elektrische FET, Metal Insulator FET) en spintronica waarschijnlijk de leidende rol van conventioneel CMOS zullen overnemen. Verschillende panelleden vonden dat deze componenten power-performance voordelen moeten opleveren op het niveau van het functionele blok en van het systeem en dat nieuwe componenten het aleen redden als ze nieuwe toepassingen mogelijk maken en niet alleen CMOS vervangen. Een krachtige optie hiervoor is heterogene integratie van CMOS en ‘beyond CMOS’ componenten om de functies in een SoC te optimaliseren.

Al met al bleek op de conferentie in ieder geval van het einde van de Wet van Moore voorlopig nog niet in zicht is.