FPGA-ontwikkeltijd met 60 % verminderd

Met beide programma’s kunnen algoritmeontwikkelaars zelf FPGA-prototypen produceren in plaats van dat zij geschreven specificaties moeten overhandigen aan hardwareontwikkelaars die het algoritme wellicht niet helemaal kennen. De nieuwe werkwijze betekent ook dat algoritmes niet meer handmatig naar HDL hoeven te worden omgezet, wat de kans op fouten verkleint. Zodoende krijgen ontwerpers tijd om meer ontwerpvariaties uit te proberen. MathWorks wijst op de klant FLIR. Deze klant ontwerpt FPGA’s die zijn bedoeld voor de analyse van thermische beelden, bijvoorbeeld bij marinepatrouilles, milieuhandhaving en reddingsacties. FLIR heeft de ontwikkeltijd van FPGA’s tot een testbaar prototype kunnen terugbrengen met 60%. Ontwerpverbeteringen kosten niet langer weken, maar uren, zo laat de praktijk bij deze klant zien.